실리콘나노선 5단 적층 반도체 트랜지스터 개발

KAIST·나노종합기술원 연구진 "단일나노선보다 성능 5배 향상"

국내 연구진이 실리콘 나노선(SiNW)을 5단으로쌓아 단일 나노선 구조보다 성능을 5배 높인 반도체 트랜지스터를 개발했다.

한국과학기술원(KAIST·총장 강성모) 전기 및 전자공학부 이병현 연구원과 나노종합기술원(원장 이재영) 강민호 박사 연구팀은 23일 실리콘 기반의 5단 수직 적층반도체 트랜지스터를 개발하고 이를 이용해 비휘발성 메모리를 제작했다고 밝혔다.

이 연구 결과는 나노분야 국제학술지 '나노 레터스'(Nano Letters, 11월 6일자)온라인판에 게재됐다.

반도체 트랜지스터는 모든 전자기기의 핵심 구성요소로 소형화를 통한 생산성과성능 향상 경쟁이 치열하게 전개되고 있다.

그러나 최근 선폭 10나노미터(㎚=10억분의 1ｍ) 시대에 접어들면서 제작 공정한계와 누설전류로 인한 전력소모 등 문제가 커지고 있다.

해결 방안으로 스위치 역할을 하는 게이트 전극이 전류가 흐르는 채널 전체를감싸는 전면-게이트 실리콘 나노선 구조가 제시됐다.

전면-게이트 실리콘 나노선 구조는 누설전류 제어에 효과적인 구조로 저전력 트랜지스터 개발에 이용되고 있으나 이 역시 소형화에 따른 나노선 면적 감소로 성능이 떨어지는 문제가 있다.

연구진은 전면-게이트 실리콘 나노선을 수직으로 5단으로 쌓아 이 문제를 해결했다. 전류가 흐르는 실리콘 나노선이 5개로 늘어난 5단 적층 실리콘 나노선 반도체트랜지스터는 단일 나노선 트랜지스터보다 5배 향상된 성능을 보였다.

연구진은 나노선을 위로 쌓은 수직 적층 나노선 구조는 단일 나노선을 평면으로배치하는 구조와 달리 면적이 증가하지 않아 집적도 향상에도 기여할 수 있다며 지속적 소형화로 기술적 한계에 부딪힌 반도체 트랜지스터 분야에 새 돌파구를 제시할것으로 기대된다고 밝혔다.

연구진은 또 간단한 공정으로 가장 많은 나노선 채널을 쌓았기 때문에 비용절감, 제작 시간 단축, 반도체 트랜지스터의 성능 향상으로 상용화 등에 기여할 것으로예상한다고 덧붙였다.

이병현 연구원과 강민호 박사는 "이 기술 개발은 나노종합기술원의 훌륭한 반도체 연구 기반과 김진수 부장 등 관련 연구진의 우수한 공정 능력이 뒷받침돼 가능했다"며 "실리콘 기반 반도체 트랜지스터의 지속적인 소형화를 가능하게 할 것"이라고말했다.

scitech@yna.co.kr(끝)<저 작 권 자(c)연 합 뉴 스. 무 단 전 재-재 배 포 금 지.>