삼성, 5나노 eMRAM 로드맵 공개…"車 반도체 선도"

삼성전자가 현지시간 19일 독일 뮌헨에서 '삼성 파운드리 포럼 2023'을 개최하고 최첨단 공정 로드맵과 자동차 전장 등 응용처별 파운드리 전략을 공개했다.

이날 삼성전자는 최첨단 2나노 공정부터 8인치 웨이퍼를 활용한 레거시 공정에 이르기까지 다양한 맞춤형 솔루션을 선보였다. 삼성전자는 지난 9월 초 IAA 행사에 이어 이번 포럼에서도 유럽 고객과의 협력을 확대하며 전장 분야 핵심 파트너로서의 입지를 강화해 나가고 있다.

최시영 삼성전자 파운드리사업부 사장은 "차량용 반도체 시장에 최적화된 공정을 적기에 개발해 자율주행 단계별 인공지능(AI) 반도체부터 전력반도체, MCU 등을 고객 요구에 맞춰 양산해 나갈 계획"이라며 "삼성전자만의 차별화된 파운드리 솔루션으로 전기차와 자율주행차 시대를 선도해 나갈 것"이라고 말했다.

삼성전자는 최첨단 2나노 전장 솔루션 양산 준비를 2026년에 완료할 계획이다. 더불어 차세대 eMRAM(내장형 MRAM)과 8인치 BCD 공정 포트폴리오를 확대한다.

BCD 공정은 아날로그 신호제어(Bipolar), 디지털 신호제어(CMOS), 고전압 관리(DMOS) 트랜지스터를 하나의 칩에 구현한 것으로 주로 전력 반도체 생산에 활용된다.

삼성전자는 이번 포럼에서 업계 최초로 5나노 eMRAM 개발 계획을 밝혔다.

eMRAM은 빠른 읽기와 쓰기 속도를 기반으로 높은 온도에서도 안정적으로 동작 가능한 전장용 차세대 핵심 메모리 반도체이다.

회사는 2019년 업계 최초로 28나노 FD-SOI 공정 기반 eMRAM을 탑재한 제품을 양산한 바 있다. 현재 2024년 완료를 목표로 자동차 전자 부품 신뢰성 평가 기준인 AEC-Q100 Grade 1에 맞춰 핀펫(FinFET) 공정 기반 14나노 eMRAM을 개발 중이다.

삼성전자는 2026년 8나노, 2027년 5나노까지 eMRAM 포트폴리오를 확대할 계획이다. 8나노 eMRAM의 경우 이전 14나노 대비 집적도 30%, 속도 33%가 증가할 것으로 기대된다.

이밖에 8인치 BCD 공정 포트폴리오도 강화한다.

현재 양산중인 130나노 전장 BCD 공정을 2025년 90나노까지 확대하며 90나노 전장 BCD 공정은 130나노 대비 약 20% 칩 면적 감소가 기대된다.

트랜지스터 사이의 간격을 줄여 전력반도체의 성능을 향상시키는 DTI 기술을 활용해 전장향 솔루션에 적용되는 고전압을 기존 70볼트에서 120볼트로 높일 예정이다. 130나노 BCD 공정에 120볼트를 적용한 공정설계키트(PDK)를 2025년 제공할 계획이다.

삼성전자는 SAFE 파트너, 메모리, 패키지 기판, 테스트 전문 기업 등 20개 파트너와 함께 최첨단 패키지 협의체 MDI 얼라이언스를 구축했다.

회사는 최첨단 패키지 협의체를 주도하며 전장과 고성능 컴퓨팅(HPC) 등 응용처별 차별화된 2.5D, 3D 패키지 솔루션을 개발해 나갈 예정이다

삼성전자는 이번 독일과 미국, 한국 외 지난 17일 일본에서도 삼성 파운드리 포럼 2023을 개최했다.