반도체 공정 골칫거리 '누설전류' 잡는 신개념 정립

반도체 공정 골칫거리 '누설전류' 잡는 신개념 정립
한국표준과학연구원 '임계 거칠기' 연구해 검증 성공



(대전=연합뉴스) 이재림 기자 = 반도체 대표적 품질 문제인 '누설전류'를 미리 파악할 수 있는 새 개념이 제시됐다.
한국표준과학연구원(표준연)은 나노구조측정센터 신채호 책임연구원 팀이 다층 반도체 '임계 거칠기'(Critical roughness·CR) 지점을 최초로 정의하는 데 성공했다고 4일 밝혔다.
'전자산업의 쌀'이라고도 불리는 반도체는 우리나라 경제 발전을 이끈 핵심 물품이다.
최근엔 제한된 2차원 공간에 박막층을 쌓는 다층 구조가 탄생해 속도와 용량을 한 차원 더 끌어올렸다.
지금까지 반도체 공정관리 주목적은 '얼마나 얇게 만드느냐'에 있었다.
두께 측정에 몰두하다 보니 누설전류처럼 박막층 사이 표면 문제 때문에 생기는 품질 저하 현상을 제작 단계에서 파악할 수 없었다.


표준연 연구팀은 두께가 아닌 표면 거칠기에 초점을 맞췄다.
인위적으로 표면 거칠기를 통제해 실리콘(하부층)과 하프늄(상부층) 사이 상관관계를 보는 '거칠기 스케일링' 방법을 도입했다.
실리콘 표면 거친 정도가 특정 임계점을 넘으면 상부 하프늄에 영향을 미치기 시작하는데, 연구팀은 이 지점에서 누설전류가 발생한다는 사실을 밝혀냈다.
이를 바탕으로 새로운 산업 표준인 임계 거칠기를 정의하는 데 성공했다.
임계 거칠기는 바꿔 말하면 반도체 초박막 경계면에서 하부층 거칠기가 상부층 초박막 거칠기에 영향을 주는 지점을 뜻한다.
표준연에서 최초로 만든 개념이다.
연구팀은 임계 거칠기를 '정답지'에 비유했다.
연구원에서 임계 거칠기 측정 기준과 결과지를 제공하면, 업체는 이를 자사 공정 관리기준에 적용할 수 있다는 뜻이다.
실제 미국 글로벌 반도체 업체 생산 라인 원자힘현미경에 연구결과를 적용해 검증했다.


신채호 책임연구원은 "수직 패턴 임계 치수 측정에 성공하는 등 고도화한 연구역량을 확보한 덕에 성과를 낼 수 있었다"며 "임계 거칠기가 국제 표준 용어로 등록되면 차세대 반도체 생산성에도 도움이 될 것"이라고 말했다.
성과를 담은 논문은 '사이언티픽 리포트'(Scientific Reports)와 '울트라마이크로스코피'(Ultramicroscopy)에 각각 실렸다.
walden@yna.co.kr
(끝)


<저작권자(c) 연합뉴스, 무단 전재-재배포 금지>